Recenze čtenářů
Shrnutí:Kniha o SystemVerilogu má smíšené hodnocení, někteří chválí její hloubku a komplexnost, jiní kritizují její neuspořádanou strukturu a nedostatek praktických příkladů.
Klady:Jedná se o dobře zpracovaný referenční materiál, který pokrývá základní i pokročilé aspekty SystemVerilogu. Mnozí recenzenti chválí její podrobná vysvětlení, efektivní členění složitých pojmů a užitečnost pro verifikační práci. Někteří ji považují za vhodnou jak pro začátečníky, tak pro zkušené inženýry.
Zápory:Kritici zmiňují, že kniha působí špatně organizovaně a připomíná spíše sbírku poznámek než systematickou příručku. Objevují se stížnosti na nedostatek základních znalostí a absenci praktických příkladů nebo projektů. Kromě toho byly zaznamenány problémy, jako jsou překlepy a nejednotný styl obrázků.
(na základě 7 hodnocení čtenářů)
Původní název:
Introduction to Systemverilog
Obsah knihy:
Tato kniha poskytuje praktického, aplikačně orientovaného průvodce celým standardem IEEE 1800 SystemVerilog. Čtenáři budou mít prospěch z přístupu krok za krokem k osvojení jazyka a metodických nuancí, které jim umožní navrhovat a ověřovat složité čipy ASIC/SoC a CPU. Autor se zabývá celým spektrem jazyka, včetně náhodných omezení, SystemVerilog Assertions, Functional Coverage, Class, checkerů, rozhraní a Data Types a dalších vlastností jazyka. Kniha je napsána zkušeným profesionálním koncovým uživatelem návrhů ASIC/SoC/CPU a FPGA a vysvětluje každý koncept na snadno pochopitelných příkladech, simulačních protokolech a aplikacích odvozených ze skutečných projektů. Čtenáři budou mít možnost řešit složité úlohy návrhů ASIC s mnoha miliony hradel.
⬤ Poskytuje komplexní pokrytí celého jazyka SystemVerilog podle standardu IEEE;
⬤ Pokrývá důležitá témata, jako je omezená náhodná verifikace, SystemVerilog Class, Assertions, Functional coverage, datové typy, checkery, rozhraní, procesy a procedury a další vlastnosti jazyka;
⬤ používá snadno pochopitelné příklady a simulační protokoly; příklady jsou simulovatelné a budou k dispozici online;
⬤ Napsáno zkušeným profesionálním koncovým uživatelem návrhů ASIC/SoC/CPU a FPGA.
Jedná se o poměrně obsáhlé dílo. Její napsání muselo zabrat hodně času. Velmi se mi líbí, že autor rozebral jednotlivé konstrukce SystemVerilogu a hovoří o nich velmi podrobně, včetně ukázkového kódu a simulačních logů. Například je zde kapitola věnovaná polím a další kapitola frontám - to je skvělé.
Referenční příručka jazyka (LRM) je poměrně hutná a obtížně použitelná jako text pro výuku jazyka. Tato kniha vysvětluje sémantiku na úrovni detailů, které v LRM nejsou možné. To je silná stránka knihy. Bude to vynikající kniha pro začínající uživatele a jako praktická příručka pro zkušené programátory.
Mark Glasser.
Cerebras Systems.
