Recenze čtenářů
Shrnutí:Kniha je vysoce ceněna pro svou srozumitelnost a praktický přístup k problematice SystemVerilog Assertions (SVA), což z ní činí cenný zdroj informací pro začátečníky i zkušené uživatele. Obsahuje dobře vysvětlené pojmy, příklady a diagramy, které zjednodušují složitost SVA. Bylo však zjištěno, že obsahuje některé nepřesnosti, a jako nevýhody jsou uváděny její vysoká cena a problémy s vazbou.
Klady:⬤ Snadno pochopitelná a dobře napsaná
⬤ obsahuje praktické aplikace, příklady a simulační protokoly
⬤ účinná pro rychlé osvěžení základů SVA
⬤ výborná reference pro každodenní úlohy verifikace návrhu.
Zápory:⬤ Obsahuje některé nepřesné informace
⬤ vysoká cena
⬤ možné problémy s vazbou u vydání v pevné vazbě.
(na základě 6 hodnocení čtenářů)
Původní název:
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Obsah knihy:
Tato kniha poskytuje praktického, aplikačně orientovaného průvodce jazykem a metodikou SystemVerilog Assertions a Functional Coverage. Čtenáři budou mít prospěch z postupného osvojování si jazykových a metodologických nuancí jak SystemVerilog Assertions, tak Functional Coverage, které jim umožní odhalit skryté a těžko nalezitelné chyby, poukázat přímo na zdroj chyby, poskytnout čistý a snadný způsob modelování komplexních kontrol časování a objektivně odpovědět na otázku "ověřili jsme funkčně vše". Tato kniha, napsaná profesionálním koncovým uživatelem návrhu a verifikace ASIC/SoC/CPU a FPGA, vysvětluje každý koncept na snadno pochopitelných příkladech, simulačních protokolech a aplikacích odvozených ze skutečných projektů. Čtenáři budou mít možnost vypořádat se s modelováním komplexních kontrol pro funkční verifikaci a vyčerpávajících modelů pokrytí pro funkční pokrytí, čímž se výrazně zkrátí jejich čas na návrh, ladění a pokrytí.
Toto aktualizované třetí vydání se zabývá nejnovější sadou funkcí vydanou v IEEE-1800 (2012) LRM, včetně mnoha dalších operátorů a funkcí. Kromě toho je rozšířeno mnoho vysvětlení souběžných tvrzení/operátorů a přidáno více příkladů a obrázků.
- Pokrývá v plném rozsahu nejnovější syntaxi a sémantiku IEEE-1800 2012 LRM;
- Pokrývá oba jazyky a metodiky SystemVerilog Assertions a SystemVerilog Functional Coverage;
- Poskytuje praktické aplikace toho, co, jak a proč metodik Assertion Based Verification a Functional Coverage;
- Vysvětluje každý koncept krok za krokem a aplikuje jej na praktický příklad z reálného života;
- Obsahuje 6 praktických LABů, které čtenářům umožňují prakticky využít koncepty vysvětlené v knize.
