Systemverilog for Design Second Edition: Průvodce používáním jazyka Systemverilog pro návrh a modelování hardwaru.

Recenze čtenářů

Knihu lze vřele doporučit inženýrům, kteří přecházejí z Verilogu na SystemVerilog, zejména pro účely návrhu. Je podrobná, snadno čitelná a dobře strukturovaná. Je však třeba poznamenat, že vydání pro Kindle má špatné formátování a někteří uživatelé mají pocit, že postrádá komplexní pokrytí jazyka SystemVerilog a má řídký rejstřík.

⬤ Skvělé pro inženýry, kteří znají jazyk Verilog a přecházejí na SystemVerilog, zejména pro návrh.
⬤ Podrobná, ale přesto snadno čitelná.
⬤ Poskytuje dobré příklady a případové studie.
⬤ Dobře strukturovaná témata, která logicky plynou.
⬤ Doporučeno pro návrháře a architekty RTL.

⬤ Špatné formátování ve vydání pro Kindle.
⬤ Není vyčerpávající; chybí podrobnosti o celém jazyce SystemVerilog.
⬤ Řídký rejstřík ve srovnání s jinými učebnicemi.
⬤ Zaměřuje se především na syntetizovatelné funkce, nepokrývá nesyntetizovatelné aspekty.

(na základě 14 hodnocení čtenářů)

Původní název:

Systemverilog for Design Second Edition: A Guide to Using Systemverilog for Hardware Design and Modeling

Obsah knihy:

V aktualizovaném druhém vydání byla tato kniha rozsáhle přepracována po jednotlivých kapitolách, aby zahrnovala mnoho aktualizací textu a příkladů, které odrážejí změny přijaté mezi prvním vydáním knihy a dokončením nové normy.

Kniha přesně odráží syntaktické a sémantické změny jazyka SystemVerilog, což z ní činí základní příručku pro systémové profesionály, kteří potřebují informace o nejnovější verzi. Druhé vydání navíc obsahuje novou kapitolu, která vysvětluje „balíčky“ jazyka SystemVerilog, novou přílohu, která shrnuje pokyny pro syntézu uvedené v celé knize, a všechny příklady kódu byly aktualizovány na finální syntaxi a znovu spuštěny pomocí nejnovější verze nástrojů společností Synopsys, Mentor a Cadance.